Заявка в МИШ
Разработка программного обеспечения встраиваемых систем на FPGA
Курс FPGA позволит за минимальный срок ознакомиться с таким направлением в области разработки электроники, программирование ПЛИС (Программируемые логические интегральные схемы).
Записаться на курс
Курс повышения квалификации
Курс рассчитан на тех, кто никогда не занимался техникой программирования на ПЛИС, а также будет полезен тем, кто пробовал себя в этой сфере, но по какой-то причине разочаровался.
Программа рассчитана на начинающих, но несмотря на это охватывает широкий спектр знаний из области ПЛИС.
Расписание
Формат занятий: очно
Место: Университет "Дубна", 5 корпус, ауд. 108
  • Период обучения
    08.07 - 19.07
  • Дни обучения
    Пн - Пт
  • Время
    18:00 - 20:00
  • Длительность
    36 ак. часов
Расписание
Формат занятий: очно
Место: Университет "Дубна", 5 корпус, ауд. 108
  • Период обучения
    08.07 - 19.07
  • Дни обучения
    Пн - Пт
  • Время
    18:00 - 20:00
  • Длительность
    36 ак. часов
Что вам понадобится?
  • Минимальный уровень компетенций:
    — школьный курс информатики, базовый уровень математики, базовый уровень физики (раздел электричество)


  • Приветствуется:
    — Опыт разработки электрических схем, цифровая схемотехника
    — Опыт программирования на любых языках, в том числе программирования встраиваемых систем (микроконтроллеры, микропроцессоры, ПЛК)
    — Опыт работы с ПЛИС

Преподаватель
  • Шириков
    Илья Вячеславович
    Преподаватель курса
    Ведущий инженер ЛФВЭ ОИЯИ. Старший преподаватель государственного университета «Дубна», кафедры проектирования электроники для установок «Мегасайенс». Педагогический стаж – 10 лет.

    Соавтор более 26 научных публикации

    Разработчик встраиваемых систем для ускорительной техники. Руководитель проектов, связанных с разработкой программируемой электроники. Опыт разработки устройств на ПЛИС более 8 лет.


Программа курса

    Часть 1

    • Краткий курс основ булевой алгебры, основные логические функции. Базовые компоненты среды разработки на ПЛИС. Синтаксис языка Verilog.
    • Встроенные средства моделирования схем. Верификация синтезированных схем с помощью средств моделирования.
    • Базовые комбинаторные блоки цифровой схемотехники. Модульность языка Verilog. Описание модуля верхнего уровня на языке Verilog. Прошивка ПЛИС из среды разработки.
    • Триггеры и последовательностная логика. Типы триггеров, базовые схемы на триггерах и способы их описания на языке Verilog.
    • Архитектура ПЛИС, средства просмотра RTL уровня.

    Часть 2

    • Понятие синхронных схем.
      Описание счётчика на языке Verilog.
    • Проект верхнего уровня. Сборка файла верхнего уровня из готовых модулей на языке System Verilog для решения практической задачи.
    • Инструмент для отладки проектов – встроенный логический анализатор SignalTap.
    • Базовые интерфейсы передачи данных между устройствами: UART, SPI, I2C. Способ взаимодействия ПЛИС с ПК. Протокол связи Modbus.
    • Описание конечного автомата на языке Verilog. Базовые понятия описания конечных автоматов на примере простой практической задачи.

    Часть 1

    Часть 2

    • Краткий курс основ булевой алгебры, основные логические функции. Базовые компоненты среды разработки на ПЛИС. Синтаксис языка Verilog.
    • Понятие синхронных схем.
      Описание счётчика на языке Verilog.
    • Встроенные средства моделирования схем. Верификация синтезированных схем с помощью средств моделирования.
    • Проект верхнего уровня. Сборка файла верхнего уровня из готовых модулей на языке System Verilog для решения практической задачи.
    • Базовые комбинаторные блоки цифровой схемотехники. Модульность языка Verilog. Описание модуля верхнего уровня на языке Verilog. Прошивка ПЛИС из среды разработки.
    • Инструмент для отладки проектов – встроенный логический анализатор SignalTap.
    • Триггеры и последовательностная логика. Типы триггеров, базовые схемы на триггерах и способы их описания на языке Verilog.
    • Базовые интерфейсы передачи данных между устройствами: UART, SPI, I2C. Способ взаимодействия ПЛИС с ПК. Протокол связи Modbus.
    • Архитектура ПЛИС, средства просмотра RTL уровня.
    • Описание конечного автомата на языке Verilog. Базовые понятия описания конечных автоматов на примере простой практической задачи.
    Стоимость
    6 500 руб.
    Стоимость курса для студентов
    12 000 руб.
    Стоимость курса для всех желающих
    Записаться на курс
    Остались вопросы?
    Оставьте свои контактные данные, и наши специалисты свяжутся с вами в ближайшее время. Расскажут подробнее о курсе, а также ответят на ваши вопросы.
    Контакты
    +7 905 704 0929
    smirnova.ya.v@uni-dubna.ru
    г. Дубна, ул. Университетская 19